sequentieller logischer Schaltkreis zur Durchführung der Multiplikation von zwei n-stelligen binären Zahlen \(\alpha =({\alpha}_{n-1},\mathrm{\ldots},{\alpha}_{0})\) und \(\beta =({\beta}_{n-1},\mathrm{\ldots},{\beta}_{0})\), der n Schritte benötigt, um das Ergebnis bereitzustellen.

Der Schaltkreis enthält in der Regel drei Register, davon zwei n-Bit Register zum Abspeichern der Operanden α und β, und ein 2n-Bit Register zum Abspeichern der Zwischenergebnisse bzw. des Ergebnisses. Das Zwischenergebnis wird mit dem Wert 0 initialisiert. Im i-ten Schritt, i = 0,…,n−1, wird \begin{eqnarray}({\alpha}_{n-1}\wedge {\beta}_{t},\ldots, {\alpha}_{0}\wedge {\beta}_{t})\end{eqnarray} um i Stellen nach links auf das Zwischenergebnis geshiftet, mit Hilfe einer seriellen Addition oder eines Carry-Ripple Addierers aufaddiert.